

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2001112016 A

(43) Date of publication of application: 20.04.01

(51) Int. CI **H04N 9/66 H04N 9/64**

(21) Application number: 11286490

(22) Date of filing: 07.10.99

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

LTD

(72) inventor.

YUMINE MANABU USUKI NAOJI

U


(54) VIDEO SIGNAL PROCESSING UNIT

(57) Abstract:

PROBLEM TO BE SOLVED: To solve a problem of a conventional video signal processing unit used in a video signal recorder, that a mixed unsynchronized clock causes a beat with a video signal.

SOLUTION: The video signal processing unit is provided with a burst lock interpolation circuit to operate the entire video signal processing unit with a single clock of 27 MHz. The burst lock interpolation circuit converts its input into burst lock data of 4 fsc sampling, the data are YC-separated and a chroma signal decoded and a Y signal and R-Y and B-Y signals are generated. Furthermore, a line lock interpolation circuit converts the three signals into data that are respectively line-locked with 13.5 MHz sampling.

COPYRIGHT: (C)2001,JPO



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出頭公開番号 特開2001-112016 (P2001-112016A)

(43)公開日 平成13年4月20日(2001.4.20)

(51) Int CL'		徽则配号	ΡI		7	~?]-ド(参考)
H04N	9/66		H04N	9/66	A	5 C 0 6 6
	9/64			9/64	v	
					Z	

警査請求 未請求 請求項の数2 OL (全 7 頁)


(21)出頭番号	特數平11-286490	(71) 出題人 000005821
		松下電器産業株式会社
(22)出顧日	平成11年10月7日(1999.10.7)	大阪府門真市大字門真1006番地
		(72) 発明者 掛峯 学
		大阪府門真市大学門真1006番地 松下電器
		産業株式会社内
		(72)発明者 白木 直司
		大阪府門真市大字門真1006番地 松下電器
		座架株式会社内
		(74) 代理人 100097445
		弁理士 岩橋 文雄 (外2名)
		Fターム(参考) 50068 AA03 BA02 CA07 DA08 DB07
		DCD1 GAD2 GAD4 GAD5 GA16
		HA02 KB05 KE19 KG08

(54) 【発明の名称】 映像信号処理装置

(57)【要約】

装置において、従来、非同期クロックの混在により、映像信号にピートが発生するといった課題があった。
【解決手段】 映像信号処理装置全体を27Mセの単一クロックで動作させるために、バーストロック補間回路を設け、バーストロックした45cサンブリングのデータに交接し、YC分離及びクロマ信号のデコードを行い、X、信号、R'-Y信号、B-Y信号を生成する。さらに、この3つの信号を、ラインロック補間回路により、それぞれラインロックした13.5Mセサンブリングのデータに変換する。

【課題】 映像信号記錄機器に使用される映像信号処理



Best Available Copy

【特許請求の範囲】

【請求項1】 フリーランクロックを発生するフリーラ ンクロック発生手段と、前記フリーランクロック発生手 段からのフリーランクロックに同期してアナログ映像個 号をディジタル信号に変換するA/D変換手段と 前記 A/D変換手段からのディジタル信号のサンブサング位 相及びサンプリング周波数を変換する第1のディジタル 補間フィルタ手段と、前記第1の補間フィルタ手段から の信号のパースト位相を検出し、前記第1のディジタル 補間フィルタ手段をコントロールするバースト検出手段 10 と、前記第1のディジタル補間フィルタ手段からの個号 をY信号とC信号に分離するYC分離手段と、前記YC 分離手段からのC信号をR-Y信号とB-Y信号にデコ ードするクロマ信号デコード手段と、前記YC分離手段 からのY信号と前記クロマ信号デコード手段からのR-Y信号及びB-Y信号の時間軸及びサンプリング周波数 を変換する第2のディジタル補間フィルタ手段とを備え たことを特徴とする映像信号処理装置。

【請求項2】 アナログ映像信号をディジタル信号に変 換するA/D変換手段と、前記A/D変換手段からのデ ィジタル信号のサンブリング周波数を変換する第1のデ ィジタル補間フィルタ手段と、前記第1の補間フィルタ 手段からの信号のバースト位相を検出するバースト検出 手段と、前配パースト検出手段からの信号で発振周波数 及び発振位相が変化するクロックを発生し、前記A/D 変換手段のサンプリングタイミングをコントロールする クロック発生手段と、前記第1のディジタル補間フィル タ手段からの信号をY信号とC信号に分離するYC分離 手段と、前記YC分離手段からのC信号をR-Y信号と B-Y信号にデコードするクロマ信号デコード手段と、 前記YC分離手段からのY信号と前記クロマ信号デコー ド手段からのR-Y信号及びB-Y信号の時間軸及びサ ンプリング周波数を変換する第2のディジタル補間フィ ルタ手段とを備えたことを特徴とする映像信号処理装

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、コンポジット映像 信号をY、R-Y、B-Yにデコードする映像信号処理 装置に関する。

[0002]

【従来の技術】従来、映像信号処理装置は、特開平10 -164618号公報に記載されたものが知られてい

【0003】以下に従来の映像信号処理装置について説明する。図3は、従来の映像信号処理装置の構成を示すものである。図3において、41は、アナログ映像信号入力端子で、NTSCコンポジット映像信号が入力される。42は、A/D変換回路で、アナログ映像信号入力端子41からのアナログ信号をディジタル信号に変換す 50

る。43はYC分離回路で、A/D変換回路42からの NTSCコンポジット映像信号をY信号とC信号に分離 する。46はクロマデコード回路で、YC分離回路43 からのC信号をデコードし、R~Y信号とB-Y信号を 生成する。47はラインロック補間回路で、YC分離回 路43からのY信号とクロマデコード回路46からのR -Y信号、B-Y信号をラインロックすると同時にサン ブリング周波数の変換も行う。45は、バースト位相検 出回路で、YC分離回路43のC信号からバーストの位 相を検出する。44はパーストロッククロック発生回路 で、バースト位相検出回路45からのデータに応じてバ ーストロックしたクロックを発生する。48はフリーラ ンクロック発生回路で、フリーランクロックを発生す る。ラインロック補間回路47は、フリーランクロック 発生回路48からのフリーランクロックに同期して、Y 信号、R-Y信号、B-Y信号を出力し、それぞれY信 号出力端子49、R-Y信号出力端子50、B-Y信号 出力始子51から出力される。

【0004】以上のように構成された映像信号処理装置 について、以下その動作について説明する。まず、この 映像信号処理装置は、NTSCコンポジット映像信号の 入力に対し、Y信号、R-Y信号、B-Y信号を出力す る。この3つの出力信号は、サンブリング周波数が13.5 Mtzでラインロックしたディジタル信号である。NTS Cコンポジット映像信号は、アナログ映像信号入力端子 41から入力され、A/D変換回路42で、副搬送波周 波数の4倍(4fsc=14.31818...Mtz,以下4fscという)のサ ンプリング周波数でディジタル信号に変換される。A/ D変換回路42からのディジタル信号は、YC分離回路 43でY信号とC信号に分離される。パースト位相検出 回路45は、YC分離回路43から出力されるC信号の バースト信号の位相と、C信号のサンプリング位相の差 を検出する。パーストロッククロック発生回路44は、 バースト位相検出回路45からの位相差検出結果がゼロ になるように4fscのクロックを発生し、A/D変換回路 42のサンプリングポイントをコントロールする。

【0005】46のクロマデコード回路は43で分離されたC信号をデコードし、R-Y信号とB-Y信号を生成する。CCまでの処理で、YC分離回路43からのY 信号とクロマデコード回路46からのR-Y信号、B-Y信号は、サンブリング周波数が4fscでパーストロックした信号になっている。ラインロック補間回路47は、パーストロックしているY信号、R-Y信号、B-Y信号をラインロックした信号に変換すると同時に、4fscのサンブリング周波数を13.5Mセのサンブリング周波数に変換し、フリーランクロック発生回路48からの13.5Mセクロックに同期させてY信号、R-Y信号、B-Y信号を出力する。

[0006]

【発明が解決しようとする課題】しかしながら上記の構

30

成では、サンプリング周波数が4fscのA/D変換に、1 3.5Mtzのクロックが妨害として乗ってしまい、映像信号 にピート(非同期クロック間の干渉によるピート)が発 生するという問題点を有していた。

【0007】本発明は上記従来の問題点を解決するもので、ビートが発生しない映像信号処理装置を提供する事を目的とする。

[0008]

【課題を解決するための手段】この課題を解決するため に、本発明の第1の映像信号処理装置は、フリーランク ロックを発生するフリーランクロック発生手段と、フリ ーランクロックに同期してアナログ映像信号をディジタ ル信号に変換するA/D変換手段と、A/D変換手段か らのディジタル信号のサンプリング位相及びサンプリン グ周波数を変換する第1のディジタル補間フィルタ手段 と、第1の補間フィルタ手段からの信号のパースト位相 を検出し、第1のディジタル補間フィルタ手段をコント ロールするパースト検出手段と、第1のディジタル補間 フィルタからの信号をY信号とC信号に分離するYC分 離手段と、YC分離手段からのC信号をR-Y信号とB - Y信号にデコードするクロマ信号デコード手段と、Y C分離手段からのY信号とクロマ信号デコード手段から のR-Y信号及びB-Y信号の時間軸及びサンプリング 周波数を変換する第2のディジタル補間フィルタ手段の 構成を有している。

【0009】また、この目的を達成するために本発明の 第2の映像信号処理装置は、アナログ映像信号をディジ タル信号に変換するA/D変換手段と、A/D変換手段 からのディジタル信号のサンプリング周波数を変換する 第1のディジタル補間フィルタ手段と、第1の補間フィ ルタ手段からの信号のバースト位相を検出するバースト 検出手段と、バースト検出手段からの信号で発振周波数 及び発振位相が変化するクロックを発生し、A/D変換 手段のサンプリングタイミングをコントロールするクロ ック発生手段と、第1のディジタル補間フィルタからの 信号をY信号とC信号に分離するYC分離手段と、YC 分離手段からのC信号をR-Y信号とB-Y信号にデコ ードするクロマ信号デコード手段と、YC分離手段から のY信号とクロマ信号デコード手段からのR~Y信号及 びB-Y信号の時間軸及びサンプリング周波数を変換す る第2のディジタル補間フィルタ手段の構成を有してい る.

[0010] -

【発明の実施の形態】以下本発明の実施の形態について、図1、図2、図4を用いて説明する。

【0011】(実施の形態1)図1は、本発明の映像信号処理装置の第1の実施の形態を示している。図1において、1はアナログ映像信号入力端子で、NTSCコンポジット映像信号が入力される。5はフリーランクロック発生回路で、フリーランの27Mtのクロックを発生す

る。2はA/D変換回路で、アナログ映像信号入力端子 1から入力されたアナログ信号をフリーランクロック発 生回路5のクロックに同期してディジタルデータに変換 する。3はバーストロック補間回路で、A/D変換回路 2からのデータを、パーストロックした4fscサンプリン グのデータに変換する。4はパースト位相検出回路で、 バーストロック補間回路3のデータからバーストの位相 を検出し、バーストロック補間回路3にバースト位相の データをフィードバックする。6はYC分離回路で、バ ーストロック補間回路3からのデータをY信号とC信号 に分離する。7はクロマデコード回路で、YC分離回路 6からのC信号をデコードし、R-Y信号とB-Y信号 を生成する。8はラインロック補間回路で、YC分離回 路6からのY倌号と、クロマデコード回路7からのRー Y信号、B-Y信号をラインロックすると同時に13.5MH zサンブリングのデータに変換する。9、10、11は それぞれY信号出力端子、R-Y信号出力端子、B-Y 信号出力端子で、ラインロック補間回路8からのY信 号、R-Y信号、B-Y信号をそれぞれ出力する。 【0012】以上のように構成された映像信号処理装置 について図1及び図4を用いてその動作を説明する。ま ず、波形61がNTSCコンポジット映像信号のパース ト信号部の波形である。波形61は、アナログ映像信号 入力端子1から入力される。フリーランクロック発生回 路5から発生された27MHzのクロックが波形64であ る。A/D変換回路2は、波形64の27MHzクロックに 同期して波形61をサンプリングするので、波形61の ○点が波形65のディジタルデータに変換される。バー ストロック補間回路3は、27MHzでサンプリングされた データ (波形61の〇データ) を、4fscサンプリングの パーストロックデータ (波形61の×データ) に、ディ ジタル補間フィルタを用いて変換し、波形66のデータ を出力する。この波形66と同時にデータイネーブル信 号67も出力する。この時、データの補間位置(波形6 1の×データの位置)は、バースト位相検出回路4から フィードバックされるパースト位相情報に応じてコント ロールされる。パースト位相検出回路4は、パーストロ ック補間回路3の出力データから、バースト信号部を抜 き出し、サンプリングポイントが、バースト信号の0 、90°、180°、270°のポイントに対しどの 程度ずれているかを検出し、バースト位相情報として出 力する。このパースト位相情報がゼロになるように、バ

程度ずれているかを検出し、バースト位相情報として出力する。とのバースト位相情報がゼロになるように、バーストロック補間回路3は、補間データの生成位置を調整する。 【0013】とのように、バーストロック補間回路3と

(0013) Cのように、パーストロック相間回路3と パースト位相検出回路4のループにより、フリーラン27 Mtzサンプリングのデータをパーストロック4fscサンプ リングのデータに変換する。これは、通常、YC分離 が、パーストロック4fscサンブリングで行われるためで 50 ある。パーストロック相間回路3から出力された信号 は、YC分離回路6で、Y信号とC信号に分離され、C信号は、クロマデコード回路7でR-Y信号とB-Y信号にデコードされる。ラインロック補間回路8は、バーストロック4fscサンブリングのY信号、R-Y信号と、ラインロック13.5MセサンブリングのY信号、R-Y信号、B-Y信号に変換する。

【0014】本実施の形態の映像信号処理装置は、27MH zの単一クロックのみで、NTSCコンポジット信号 を、Y信号、R-Y信号、B-Y信号にデコードし、ラ インロックした13.5MHzサンプリングのディジタルデー タに変換する。従って、非同期クロックの混在によるビ ートが発生しないので、高画質化の効果が得られる。 【0015】以上のように、本実施の形態によれば、フ リーランクロックを発生するフリーランクロック発生回 路5と、フリーランクロック発生回路5からのフリーラ ンクロックに同期してアナログ映像信号をディジタル信 号に変換するA/D変換回路2と、A/D変換回路2か **らのディジタル信号のサンブリング位相及びサンブリン** グ周波数を変換するパーストロック補間回路 3 と、バー ストロック補間回路3からの信号のバースト位相を検出 し、バーストロック補間回路3をコントロールするバー スト位相検出回路4と、バーストロック補間回路3から の信号をY信号とC信号に分離するYC分離回路6と、 YC分離回路からのC信号をR-Y信号とB-Y信号に デコードするクロマデコード回路7と、YC分離回路6 からのY信号とクロマデコード回路7からのR-Y信号 及びB-Y信号の時間軸及びサンプリング周波数を変換 するラインロック補間回路8を設けることにより、27MH zの単一クロックのみで、NTSCコンポジット信号 を、Y信号、R-Y信号、B-Y信号にデコードし、ラ インロックした13.5MHzサンプリングのディジタルデー 、 タとして出力できる。従って、非同期クロックの混在に よるビートが発生しないという高画質化の効果が得られ Section of the control of the contro

【0016】(実施の形態2)図2は、本発明の映像信号処理装置の一実施の形態を示している。図2において、21はアナログ映像信号入力端子、22はA/D変換回路、24はパースト位相検出回路、26はYC分離回路、27はクロマデコード回路、28はラインロック補間回路、29はY信号出力端子、30はRーY信号出力端子、31はBーY信号出力端子で、以上は図1の構成と同様なものである。図1の構成と異なるのは、3のパーストロック補間回路を、23のサンブリング周波数変換回路にした点と、フリーランクロック発生回路の変更した点と、パーストロッククロック発生回路に変更した点と、パーストロッククロック発生回路25にフィードバックしている点である。

【0017】上記のように構成された映像信号処理装置 4と、バースト位相検出回路24からの信号で発送局板 について、以下その動作を説明する。第1の実施の形態 50 数及び発振位相が変化するクロックを発生し、A/D変

では、バーストロック補間回路3とバースト位相検出回 路4のフィードバックループによって、フリーラン27MH zサンプリングのデータを、バーストロック4fscサンプ リングのデータに変換しているが、第2の実施の形態で は、A/D変換回路22とサンブリング周波数変換回路 23とパースト位相検出回路24とパーストロッククロ ック発生回路25のルーブによって同様の動作を行う。 アナログ映像信号入力端子21からは、NTSCコンボ ジット映像信号が入力され、A/D変換回路22で27MH zサンブリングのディジタルデータに変換される。 この 時、A/D変換回路22は、パーストロッククロック発 生回路25からの27Mtzクロックに同期してサンプリン グを行う。A/D変換回路22からの27MHzサンプリン グのデータは、サンプリング周波数変換回路23で4fsc サンプリングのデータに変換される。パースト位相検出 回路24は、サンブリング周波数変換回路23の出力デ ータから、バースト信号部を抜き出し、サンプリングポ イントが、バースト信号の0°、90°、180°、2 70°のポイントに対しどの程度ずれているかを検出 し、パースト位相情報として出力する。パーストロック クロック発生回路25は、このパースト位相情報が0に なるように、27Mtzのクロックを生成する。

【0018】このように、A/D変換回路22とサンブリング周波数変換回路23とパースト位相検出回路24とパーストロッククロック発生回路25のルーブにより、パーストロックした4fscサンブリングのデータを生成する。つまり、27MHzの単一クロックのみでパーストロック4fscサンブリングのデータが生成される。

【0019】サンプリング周波数変換回路23からのバーストロック4fscサンプリングのデータは、YC分離回路26でY信号とC信号に分離され、C信号はクロマデコード回路27でR-Y信号とB-Y信号にデコードされる。ラインロック補間回路28は、バーストロック4fscサンプリングのY信号、R-Y信号を、ラインロック13.5MtzサンブリングのY信号、R-Y信号、B-Y信号に変換する。

【0020】本実施の形態の映像信号処理装置は、27MH zの単一クロックのみで、NTSCコンポジット信号を、Y信号、R-Y信号、B-Y信号にデコードし、ラインロックした13.5MHzサンブリングのディジタルデータに変換する。従って、非同期クロックの混在によるピートが発生しないので、高画質化の効果が得られる。【0021】以上のように、本実施の形態によれば、アナログ映像信号をディジタル信号に変換するA/D変換回路22と、A/D変換回路22からのディジタル信号のサンブリング周波数を変換するサンブリング周波数を変換するサンブリング周波数変換回路23からの信号のバースト位相を検出するバースト位相検出回路24からの信号で発振の変換が75条振位相が変化するクロックを発生し、A/D変数でであるというによりである。

換回路22のサンプリングタイミングをコントロールす るパーストロッククロック発生回路25と、サンブリン グ周波数変換回路23からの信号をY信号とC信号に分 酸するYC分離回路26と、YC分離回路からのC信号 をR-Y信号とB-Y信号にデコードするクロマデコー ド回路27と、YC分離回路26からのY信号とクロマ デコード回路27からのR-Y信号及びB-Y信号の時 **間軸及びサンプリング周波数を変換するラインロック補** 間回路28を設けることにより、27MHzの単一クロック のみで、NTSCコンポジット信号を、Y信号、R-Y 10 類のクロックのみで行う事ができる。従って、非同期ク 信号、B-Y信号にデコードし、ラインロックした13.5 Mtzサンプリングのディジタルデータに変換できる。従 って、非同期クロックの混在によるビートが発生しない という高画質化の効果が得られる。

【0022】なお、以上の説明では、バーストロックを フィードバックループで構成した例で示したが、フィー ドフォワードでパーストロックを行うことも同様に可能 である。

[0023]

【発明の効果】以上のように、本発明は、フリーランク 20 の動作を説明するための波形図 ロックを発生するフリーランクロック発生手段と、前記 フリーランクロック発生手段からのフリーランクロック に同期してアナログ映像信号をディジタル信号に変換す るA/D変換手段と、前配A/D変換手段からのディジ タル信号のサンプリング位相及びサンプリング周波数を 変換する第1のディジタル補間フィルタ手段と、前記第 1の補間フィルタ手段からの信号のバースト位相を検出 し、前記第1のディジタル補間フィルタ手段をコントロ ールするバースト検出手段と、前記第1のディジタル補 間フィルタ手段からの信号をY信号とC信号に分離する 30 YC分離手段と、前記YC分離手段からのC信号をR-Y信号とB-Y信号にデコードするクロマ信号デコード 手段と、前記YC分離手段からのY信号と前記クロマ信. 号デコード手段からのR-Y信号及びB-Y信号の時間 軸及びサンプリング周波数を変換する第2のディジタル 補間フィルタ手段を設けるか、もしくは、アナログ映像 信号をディジタル信号に変換するA/D変換手段と、前 記A/D変換手段からのディジタル信号のサンプリング 周波数を変換する第1のディジタル補間フィルタ手段 と、前記第1の補間フィルタ手段からの信号のパースト 40 位相を検出するパースト検出手段と、前記パースト検出 手段からの信号で発振周波数及び発振位相が変化するク ロックを発生し、前記A/D変換手段のサンブリングタ イミングをコントロールするクロック発生手段と、前記

第1のディジタル補間フィルタ手段からの信号をY信号 とC信号に分離するYC分離手段と、前記YC分離手段 からのC信号をR-Y信号とB-Y信号にデコードする クロマ信号デコード手段と、前記YC分離手段からのY 信号と前記クロマ信号デコード手段からのR-Y信号及 びB-Y倌号の時間軸及びサンプリング周波数を変換す る第2のディジタル補間フィルタ手段を設ける事によ り、バーストロックで行う信号処理と、ラインロックで 行う信号処理を、単一クロックもしくは、同期した数種 ロックの混在によるビートが発生しないという顕著な効 果が得られる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る映像信号処理 装置を示す構成図

【図2】本発明の第2の実施の形態に係る映像信号処理 装置を示す構成図


【図3】従来の映像信号処理装置を示す構成図

【図4】本発明の一実施の形態に係る映像信号処理装置

【符号の説明】

- 1 アナログ映像信号入力端子
- A/D変換回路
- バーストロック補間回路
- 4 パースト位相検出回路
- 5 フリーランクロック発生回路
- 6 YC分離回路
- 7 クロマデコード回路
- 8 ラインロック補間回路
- Y信号出力端子 9
- 10 R-Y信号出力端子
- B-Y信号出力始子 11
- 21 アナログ映像信号入力端子
- 22 A/D変換回路
- 23 サンプリング周波数変換回路
- 24 パースト位相検出回路
- 25 パーストロッククロック発生回路
- 26 YC分離同路
- 27 クロマデコード回路
- 28 ラインロック補間回路
- 29 Y信号出力端子
- 30 R-Y信号出力端子
- 31 B-Y信号出力端子

【図1】



81 9-Y信号出力趋子

